Реферат: Разработка для контроля и определения типа логических интегральных микросхем методом сигнатурного анализа

Сигналы с выходов дифференциального усилителя DA6 и ЦАП DA4 поступают на вход компаратора DA5. На выходе компаратора появляется сигнал сравнения, который в свою очередь подается на вход S триггера DD12. Данный триггер обеспечивает хранение состояния включен/выключен для регулируемого стабилизатора напряжения DA1.  Вход R триггера DD12 используется для сброса сработавшей аппаратной защиты по току. При инициализации устройства на контакте 1 разъема X5 выставляется уровень логической “1”, который поступает на базу транзистора VT98. Этот транзистор инвертирует входной сигнал и обеспечивает согласование уровней; сигнал с его коллектора (в нормальном режиме - логический “0”) поступает на вход R триггера DD12.

Если реально потребляемый ток меньше выставленного цифрового значения в регистре DD8 (положительный потенциал на прямом входе 3 компаратора ниже потенциала на его инверсном входе 4), то на выходе компаратора DA5 напряжение близко к 0в. Оно поступает на вход S триггера. Состояние триггера остается неизменным, на выходе Q DD12 и входе +Uвыкл. DA1 присутствует уровень логического “0”; на испытуемую микросхему подается напряжение питания.

Если же реально потребляемый ток превышает выставленное в регистре DD8 цифровое значение (соответственно потенциал на входе 3 DA5 выше потенциала на  входе 4), то на выходе компаратора появляется напряжение около +12в, которое подается на вход S триггера DD12. На выходе Q триггера появляется напряжение логической “1” (+12в), которое, в свою очередь подается на вход +Uвыкл. DA1, и приводит к снятию напряжения питания с нагрузки. Теперь для включения стабилизатора напряжения питания необходимо программно осуществить перепад напряжения “1”Þ”0”Þ”1” на контакте 1 разъема X5, но при этом включение будет возможно только при условии, что реальная нагрузка ниже выставленной цифровой. В противном случае на выходе Q триггера DD12 останется уровень логической “1” (поскольку на входе S будет +12в с компаратора) и стабилизатор не будет включен.

Для контроля состояния выхода компаратора DA5 используется контакт 15 разъема LPT-порт. На него данный сигнал поступает через резистор R169 и стабилитрон VD67, служащие для его преобразования к ТТЛ уровню. Присутствие логической “1” на нем показывает, что потребляемый испытуемой микросхемой ток превышает программно выставленный.

Конденсаторы C1, С2 служат для сглаживания пульсаций в цепях формирования опорного напряжения, C4 - в цепи питания испытуемой микросхемы.

Питание узла: +5в (DD7, DD8, DA3, DA4), +Uвх. (из него формируется +Uмс, +Uпит.мс, питания микросхем DD12, DA5, DA6 и опорные напряжения для микросхем DA3, DA4).

Максимально потребляемые токи:

I6+5впотр.= Iпотр.DD7*2 + Iпотр.DA3*2 = 28мА*2 + 2мА*2 = 60 мА

I6+Uвх.потр.= IR161 + IR162 = (Uвх.-Uстаб.VD65)/R161 + (Uвх.-Uстаб.VD66)/R162 = (13в-9в)/390ом + (13в-11в)/270ом = 10+7 мА = 17мА

Рис.14. Блок питания (принципиальная схема).

6.1) Устройство коммутации питания (см. структурную схему на рис.4).

Данный узел обеспечивает коммутацию напряжения питания, подаваемого на выводы испытуемой микросхемы. При помощи него производится также переключение -Uмс ( -1в или -9.3в, для КМОП и ТТЛ логики соответственно, в зависимости от выбранного типа микросхемы) и включение регулируемого стабилизатора напряжения. Схема изображена на рис.15.

Работает следующим образом:

Аналогично записи во входные регистры, в регистр DD6 программно записывается 8-битное число. Путем анализа разновидностей питания ТТЛ и КМОП микросхем установлено, что необходимо коммутировать 6 выводов испытуемой микросхемы по “+” и 3 вывода по GND.

а) Коммутация “+” питания испытуемой микросхемы.

0-2 биты регистра DD6 отвечают за коммутацию “+” питания микросхемы. Эти сигналы с регистра поступают на дешифратор DD9, где шестнадцатеричное число (0-7H), преобразуется в двоичную форму. Результат появляется на выходах дешифратора в инверсном виде (на выбранном будет уровень логического “0”, на остальных выходах дешифратора - уровень логической “1”). Буферная микросхема DD11 (с ОК, без инверсии) служит для умощнения выходных сигналов дешифратора. Для примера, пусть логический “0” будет присутствовать на âûâîäå /0 дешифратора DD9. Через резистор  R172 он поступит на базу транзистора VT99. Данный транзистор будет в открытом состоянии, и с его эмиттера через переход КЭ напряжение +Uпит.мс. поступит на соответствующий вывод микросхемы. На транзисторе при этом образуется падение напряжения Uкэ»0.7в. Остальные транзисторы будут закрыты, и влиять на работу практически не будут (исключая малый ток утечки, которым можно пренебречь).

Номинал резистора R172 выбран из следующих соображений:

Iкэ VT99 = 256мА. Кэ VT99 возьмем минимальным (равным 25). Тогда Iб VT99 min » 10мА. Следовательно, взяв минимальное +Uпит.мс.= 5в, получим R172= (+Uпит.мс-Uкэ VT99)/Iб VT99 min = 4.3в/0.01А » 430 ом.

Резистор R181 служит для поддержания транзистора VT99 в закрытом состоянии при отсутствии сигнала “0” на входе.

б) Коммутация GND.

3-5 биты регистра DD6 отвечают за коммутацию GND питания испытуемой микросхемы. Аналогично коммутации “+” питания микросхемы (Uпит.мс.), сигналы с соответствующих выводов регистра DD6 поступают на дешифратор DD10. На одном из его выходов появляется логический “0”. На остальных выходах остается уровень логической “1”. Этот “0” поступает на электронный ключ, собранный на 2-х транзисторах. Для примера, пусть логический “0” присутствует на выходе /0 дешифратора DD10. Тогда транзистор VT109 (необходимый для согласования по напряжению, а также умощнения выхода дешифратора) будет открыт, транзистор VT105 также будет открыт, и на коллекторе VT105 будет потенциал, равный уровню GND (поскольку напряжение -0.7в компенсируется падением напряжения Uкэ VT105). Остальные же транзисторы (на других выходах дешифратора) будут закрыты, и влиять на работу практически не будут (исключая очень малый ток утечки, которым можно пренебречь).

Резистор R178 рассчитан аналогично R172 из а) и равен 430 ом. Резистор R192 служит для поддержания транзистора VT105 в закрытом состоянии, в случае, когда закрыт транзистор VT107. Резистор R189 рассчитывается исходя из Кэ VT107=25, Iб VT105 =        Iк VT107 » 10мА. Iб VT107 min = Iк VT107/ Кэ = 10мА/25 = 0.4мА

R189 = (+5в-Uкэ VT107)/Iб VT107 min = 4.3в/0.4мА » 10к

в) Коммутация -Uмс. Производится при помощи бита 6 регистра DD6. Сигнал с него через R187 поступает на базу транзистора VT108, служащего для согласования уровней напряжения. С коллектора транзистора VT108 сигнал через резистор R188 поступает на базу транзистора VT112, которым производится коммутация напряжения. В случае, если на выходе DD6 присутствует уровень логического “0”, то транзисторы VT108 и VT112 открыты, переход КЭ транзистора VT112 шунтирует стабилитрон VD68, и напряжение -Uмс=-10в+Uкэ.VT112= (-10+0.7)в = 9.3в.

Если же на выходе DD6 присутствует уровень логической “1”, то VT108 и VT112 закрыты, а напряжение -Uмс = (-10в+Uстаб.VD68) = (-10+9)в = 1в

г) Включение напряжения питания. Осуществляется при помощи 7 бита регистра DD6. Данный сигнал идет в схему блока питания, где и производится управление.

Питание узла: +5в (DD6, DD9-DD11), -10в (для формирования -Uмс.), -0.7в (для коммутации GND), +Uпит.мс. (для коммутации “+” питания).

Максимально потребляемые токи:

I7+5впотр.= Iпотр.DD6 + Iпотр.DD9*2 + Iпотр.DD11 + IR188 + IR178 = Iпотр.DD6 + Iпотр.DD9*2 + Iпотр.DD11 + (5в+10в-Uкэ.VT108-Uкэ.VT112)/R188 + (5в-Uкэ.VT109)/R178 = 28мА + 10мА*2 + 30мА + 13.6в./10к + 4.3в/430ом = 89мА

I7-10впотр.= IR188 = (5в+10в-Uкэ.VT108-Uкэ.VT112)/R188 = 1мА

I7-0.7впотр.= IR178 = (5в-Uкэ.VT109)/R178 = 10мА

I7+Uпит.мс.потр.= IR172 =  (+Uпит.мс.макс.-Uкэ.VT99)/R172 = (9в-0.7в)/430ом = 7мА

Рис.15. Устройство коммутации питания (принципиальная схема).

6.2) Источник питания устройства.

Данный узел обеспечивает питание всех остальных узлов проектируемого устройства. Перед началом проектирования схемы необходимо выяснить максимально потребляемый ток по каждому из напряжений питания (I+5впотр., I-10впотр., I-0.7впотр., I+Uвхпотр.). Максимально потребляемый ток Iмс.потр.макс. = 256мА.

I+5впотр.= I1+5впотр.+ I2+5впотр.+ I3+5впотр.+ I4+5впотр.+ I5+5впотр.+ I6+5впотр.+ I7+5впотр.= 112мА+0мА+14мА+72мА+10мА+60мА+89мА = 357мА

I-10впотр.= I2-Uмспотр.+ I7-10впотр.= 69мА+1мА = 70мА

I-0.7впотр.= I7-0.7впотр.+ Iмс.потр.макс. = 10мА + 256мА = 266мА

I+Uвх.потр.= I2+Uмс.потр.+ I6+Uвх.потр.+ I7+Uпит.мс.потр.+ Iмс.потр.макс. = 11мА+17мА+7мА+256мА = 291мА

Таким образом, для нормального функционирования устройства необходимы следующие напряжения питания:

+5в(400мА), -10в(100мА), -0.7в(300мА), +13в(350мА).

Напряжения +13в и -10в могут быть выпрямленными, сглаженными, но нестабилизированными (т.к. в схеме блока питания из +13в далее получаются стабилизированные, а -10в служит лишь для обеспечения I0вх. на входах испытуемой микросхемы).

Потому необходим двуполярный источник питания с напряжениями +13в и -10в, из которых при помощи дополнительных стабилизаторов получаются напряжения +5в и       -0.7в. При этом токи потребления по соответствующим напряжениям будут суммироваться. Т.е. от плеча +13в будет потребляться ток порядка 400+350=750мА, а от плеча -10в соответственно 100+300=400мА.

Для источника питания требуется трансформатор T1 с 2-мя вторичными обмотками, 2 диодных выпрямительных моста (VD69-VD76) и 2 сглаживающих конденсатора. Мощность трансформатора должна быть не менее 13в*0.75А+10в*0.4А=13.75Вт. Под эти требования подходит трансформатор ТПП-207-127/220-50.

Принципиальная схема узла изображена на рис.16,

В качестве стабилизатора +5в выбрана микросхема КР142ЕН5А по типовой схеме включения, в качестве стабилизатора -0.7в - регулируемая схема на двух транзисторах (VT113, VT114). Причем в связи со столь малым напряжением, стабилизация производится не относительно “земли” (что не удалось бы осуществить в связи с суммарным падением напряжения на переходах БЭ транзисторов порядка 1.4в), а относительно стабилизированного источника +5в.

Настройка данного узла заключается в подстройке точного значения напряжения -0.7в на выходе блока питания при помощи подстроечного резистора R198.

Рис.16. Источник питания устройства (принципиальная схема).

6. Проектирование алгоритма функционирования системы.

6.1.     Метод сигнатурного анализа.

Представим микросхему в виде устройства с несколькими входами, на которые поступают двоичные входные сигналы, и несколькими выходами, с которых снимаются двоичные выходные сигналы.

Для проверки работоспособности такого устройства на его входы необходимо подать тестовую последовательность комбинаций входных сигналов и сравнить получаемые значения выходных сигналов со значениями, указанными в документации. В общем случае при проверке существенной проблемой является сжатие информации о правильных и наблюдаемых при контроле реакциях устройства на тестовые последовательности.

Для сжатия длинных двоичных последовательностей и получения кодов сигнатур используется сигнатурный анализатор, основу которого составляет сдвиговой регистр с внутренними обратными связями, замыкаемыми через сумматор по модулю 2, на вход которого также поступает последовательность бит, снимаемая с контролируемой точки.

Сигнатурный анализ основывается на следующем принципе сжатия данных: двоичная последовательность x в виде информационного полинома G(x) поступает с выхода проверяемой схемы на сдвиговой регистр и делится в виде полинома  xkG(x) (где k - количество разрядов сдвигового регистра) на порождающий полином P(x) степени k. Деление не порождающий полином P(x) реализуется с помощью сдвигового регистра с обратными связями. Результатом деления является остаток R(x), получающийся в сдвиговом регистре после приема  входной последовательности.

Математически процесс описывается формулой:

xkG(x)=Q(x)P(x)ÅR(x), где

Q(x) - частное; R(x) - остаток; P(x) - порождающий полином степени k, а G(x) - информационный полином, соответствующий входной двоичной последовательности x.

При прохождении последовательности x через сдвиговый регистр R(x) изменяется до тех пор, пока не закончится вся последовательность x. Конечное выражение R(x) является сигнатурой [11].

Для проектируемого устройства алгоритм работы заключается в подаче на вход устройства входной последовательности, считывании выходной последовательности с его выхода и ее сложении по модулю 2 с контрольной последовательностью.

В случае, если результат сложения не равен логическому “0” (выходная и контрольная последовательности не равны друг другу), для ускорения выдачи результатов процесс тестирования прерывается с возвратом ошибки. Если же в результате сложения всех входных и контрольных последовательностей по модулю 2 получили логический “0” - микросхема исправна.

6.2. Описание алгоритма функционирования системы.

Общая структурная схема работы системы в целом представлена на рис.17.

Рис.17. Алгоритм функционирования системы.

Комментарии к рис.17 изложены в табл.12.

Таблица 12

6.3. Распределение адресного пространства LPT-порта.

Весь обмен данными осуществляется через стандартные адреса LPT-порта (см. приложение 4). За базовый принят стандартный адрес порта LPT1 - 378H. Рассмотрим назначение портов применительно к разрабатываемому устройству:

Порт 378H. Через него осуществляется запись информации во входные регистры, регистры управления напряжением и током (биты 0-7), а также для управления считыванием данных из “половинок” выходных мультиплексоров (бит 0).

Порт 379H. Используется для чтения данных из выходных мультиплексоров (биты 4-7), а также для контроля наличия напряжения питания на испытуемой микросхеме (бит 3).

Порт 37AH. Используется для дополнительной дешифрации регистров и мультиплексоров (биты 0-2), а также для стробирования записи во входные регистры (бит 3). Дополнительная дешифрация осуществляется следующим образом (табл.13):

Таблица 13

Запись 8-ми бит данных в соответствующий регистр производится из порта 378H (биты 0-7) при перепаде стробирующего сигнала 0Þ1 (бит 3, порт 37AH). Чтение 4-х бит данных из соответствующего мультиплексора производится из порта 379H (биты 0-3). Входы данного мультиплексора переключаются при помощи бита 0 порта 378H. Далее два считанных ниббла (по 4 бита) программно собираются в 1 байт (8 бит).

Страницы: 1, 2, 3, 4, 5, 6, 7